摘要:按照電子密碼鎖的基本設(shè)計(jì)要求提出了一種基于FPGA的電子密碼鎖設(shè)計(jì)方案,采用硬件描述語(yǔ)言Verilog HDL實(shí)現(xiàn),設(shè)計(jì)電路主要由分頻模塊、輸入處理模塊、控制模塊、處理計(jì)算模塊及顯示驅(qū)動(dòng)模塊組成.利用QuartusII+Modelsim方式從密碼設(shè)置、密碼正確解鎖、清除輸入、密碼錯(cuò)誤、電路報(bào)警方面對(duì)設(shè)計(jì)電路進(jìn)行仿真驗(yàn)證.結(jié)果表明,基于FPGA設(shè)計(jì)的電子密碼鎖具有高效可靠、安全靈活、操作簡(jiǎn)單等優(yōu)點(diǎn).
注:因版權(quán)方要求,不能公開(kāi)全文,如需全文,請(qǐng)咨詢(xún)雜志社。
石家莊職業(yè)技術(shù)學(xué)院學(xué)報(bào)雜志, 雙月刊,本刊重視學(xué)術(shù)導(dǎo)向,堅(jiān)持科學(xué)性、學(xué)術(shù)性、先進(jìn)性、創(chuàng)新性,刊載內(nèi)容涉及的欄目:技術(shù)應(yīng)用、文化·心理·編輯、教育·教學(xué)等。于1989年經(jīng)新聞總署批準(zhǔn)的正規(guī)刊物。